


VLSI - NMOS Transistor (Entstehungsprozess) I

↳ selbstjustierend

①



②




Über trockene Oxidation SiO_2 aufbringen, hohe Qualität, sehr dünn, leiser, keine Defekte, amorph
↳ nur dadurch geht Feldeffekttransistor so direkt aus dem Wulzen ist aber nur wenige nm

③



→ Gate für Metall-elektrode des Gates


dicker als SiO_2 & unreiner
→ mit CVD Prozess aus Silan



④




⑤




- Chromschicht kommt von zufälliger
- Photomask aus Glas (hoherdichtetes Glas)
- Heitere Methoden z.B. durch Kompression wie in Focussing

⑥ (selbstjustierend, positiver Lack)




- Fotoresist verschwindet wo Licht einfällt.

⑦ Reaktives Ionensäubern




- manche Firmen ähnen auch SiO_2 weg, ist aber so wie hier besser
- d ≈ Gatelänge → sehr schwer klein zu machen
- l ≈ Gaterbreite, hier längre egal

⑧



- SiO_2 feuchtoxidiert (mit Wasserdampf) damit schnelles Wulzen,
- Unreinheit egal, da nur da für Ionensubstrat

⑨ Mit Photomarke oder Säure




- entfernen an Dohrestelle von SiO_2 mit Photomarke oder Flüssigsäure

VLSI - NMOS Transistor (Entstehungsprozess) (II)

↳ selbstjustierend

⑩ Dotieren

P, As - Implantation



• Je nach N/P-MOS Dotieren

(NMOS: P, As / PMOS: B, Ga)

• dotiermenge $\sim 10^{17} / 10^{18} / \& Si \sim 10^{22} / 10^{23}$

• SO₂ fängt Dotatoren auf.


• P, As, ... wird reingelassen

• Dotieratome müssen zur Leitfähigkeit
heit auch ins poly-Si

• SO₂ als Schutz damit nicht p-Si zerstören


• As höher löslich deshalb besser als P

⑪ Kontaktierung Atzen



↳ versch. relativs Konzentrationen

⑫ Schutzschicht / Isolationschicht



• Implantationsmaske entfernen

• danach Temperrn, damit
bessere Leitfähigkeit, hierbei
passieren 2 Dinge:


- 1.) Ausheilung (von Kristalllücken)
- 2.) Elektronische Aktivierung, d.h.

Dotatoren auf Gitterplätze von
Si schließen
Dotand Si
(Prinzip der Diffusion)


• z.B. SiO₂ aber "nur ein" also
man oxidiert / handbeschichtet

⑬ Prozess stapelbar fortsetzbar

⑭ Durchkontaktieren (via)



- Aluminium Kontaktierung
- danach wieder CMP Polieren
- Metall aufbringen mit Spritzen, dann evtl. Siliresselbstproblemme
- in der Regel sonst Metall aufbringen
mit CVD, da höhere Mobilität & kein
Siliresselbstproblem
- Auf Spikes aufräumen (d.h. kein Al im Si
sonst Schottky-Diode \downarrow) bzw. Risse
durch Diffusion
- Via geht durch & Leitung geht
parallel \rightarrow via



Analog für P-MOS Transistor, hier jedoch n-Si als untere Schicht & Dotierung mit
Bor, Gallium,... anstatt Arsen, Phosphor,...

VLSI - Dual Damascene Prozess

- ① Abscheidung des Dielektrikums
(8. Schritt bei NMOS Transistor)




- ② Durch CMP wird das Dielektrikum auf die benötigte Dicke abgebaut. Diese entspricht der späteren Länge der Durchkontaktierung.




- ③ Eine Silizium-Nitridschicht wird auf dem Dielektrikum abgeschieden (sehr sehr harte Schicht → oft auf Messern)



- ④ Si-Nitridschicht mit Photoresist für die spätere Durchkontaktierung belegen




- ⑤ Mit Maske an gewünschter Kontaktierungsstelle Si-Nitridschicht freilegen





- ⑥ Nitridschicht an wird durch das Photoresist geschützten Stellen abätzen und man erhält ein Werkstück von dem anschließend der Resist entfernt wird.




- ⑦ Es erfolgt eine 2. Abscheidung des Dielektrikums.



- ⑧ Erneutes CMP des Dielektrikums; dieses mal entspricht Schichtdicke späterer Leiterbahnen dicker



- ⑨ Abätzen des Dielektrikums: Nitridschicht ist nötig damit Strukturen für die Leiterbahnen erhalten bleiben werden




- ⑩ Nach Entfernen des Resist wird die Barrierefalte aufgetragen (TiN/TaN)



- ⑪ Aufbringen einer Kupfer-Schicht (Seed-layer) durch Sputtern mit der eine Kupfermetallisierung über Elektrolyse aufgebracht werden kann.



- ⑫ CMP des überschüssigen Kupfers
↳ man erhält Wafer mit erforderlichen Leiterbahnen & Durchkontaktierung




VL SI - n-Wanne CMOS Prozess

① Wafer mit SiO_2 Oxidation




② Belachung mit Fotoresist & Belichtung mit n-Wanne Maske




③ Entwischen des Fotoresist




④ Ätzen des nicht abgedeckten SiO_2



⑤ Ablösen des Fotoresist



⑥ Ionenimplantation, danach SiO_2 entfernen & danach erst Temperrn



⑦ neue fertige-n-Wanne & nach bein Twin Well



notwendig dann wie zu Beginn jeder VL ein NMOS oder PMOS Transistor